1概述
NRIET-CI-Ⅲ型计算机联锁系统用于南京地铁四号线青龙车辆段，青龙车辆段计算机联锁系统主要由上位机子系统、车辆段联锁子系统、室外设备子系统以及各子系统之间通信通道子系统组成。联锁子系统是联锁系统的核心，用于实现联锁功能的。联锁子系统必须具有故障安全性能，除了接收来自上位机子系统的操作信息外，还接收来自室外设备子系统发送的反映信号机、道岔和轨道区段状态的信息。联锁子系统的功能是根据联锁需求对输入的操作信息和状态信息，以及联锁系统当前内部信息进行处理，改变内部信息，产生相应的信号控制命令和道岔控制命令，并交付室外设备子系统实施执行，最终使信号设备的状态发生改变。
2计算机联锁系统联锁主机结构设计
联锁主机采用城市轨道交通信号系统中普遍应用的安全计算机系统，通过采集外部信号设备继电器状态以及接受来自远端网络的相关信息，进行处理，将处理结果输出，控制外部设备继电器以及通过网络向远端发送信息。系统按照故障-安全原则设计，设备故障时导向安全。核心处理模块采用三取二表决结构，具有完备的故障诊断及安全反应机制。
安全计算机由以下单元组成：主处理单元(MPU)、数字输入板(DI)、数字输出板(DO)、通信板(COM)、安全状态监控板(VSC)、中继扩展板(GATE)、机箱电源等。MPU板负责信息处理，3块MPU组成三取二表决结构，当发生单MPU板故障时，系统可自动转换为二取二表决工作。DI板负责采集外部设备继电器信息，供MPU板读取。DO板接受MPU板处理结果，控制外部设备继电器。COM板负责系统与远端设备通信，通信链路为百兆以太网。2块COM板为1:1热备工作方式。VSC板负责监控系统中MPU板、GATE板、COM板的工作状态，管理各个受控板的电源和24V电源，为MPU板提供同步信息。2块VSC板为1:1热备工作方式。GATE板实现扩展DI、DO的板数。电源机箱为系统提供5V和24V电源，5V为本系统使用，24V用于外部继电器供电。
3联锁主机系统互连架构
3块MPU板组成三取二逻辑表决系统;DI数字输入板采集继电器的状态信息通过裁剪VME总线送至MPU板进行三取二表决;DO数字输出板通过裁剪VME总线接收MPU板信息通过三取二表决后驱动继电器;COM板完成与外界的数据通信;GATE板用于系统扩展，以采集/驱动更多的IO点;VSC板对MPU板、GATE板和COM板的状态进行监控并负责系统的同步。
系统内部通信主要有HDLC链路、MSI链路、裁剪VME总线。
MPU板、COM板、GATE板之间均有HDLC链路可进行通信。MPU板通过裁剪VME总线与DI、DO板进行通信。MPU板通过裁剪VME总线对各个DI、DO板轮询可获知对应DI、DO板是否在位，通过读取状态信息获知对应DI、DO板是否正常。为配合MPU板三取二逻辑结构，系统中有独立的三套裁剪VME总线分别属于每个MPU板。
MSI链路用于VSC接受各个受控板(所有MPU板、COM板、GATE板，包括相邻VSC板)上报状态信息和发送信息。特别地，VSC板之间的MSI通道为双向双路冗余。
2块VSC共同参与管理各个受控板的5V和24V电源。VSC通过硬连线给各板供电电路发送供电脉冲，供电脉冲可以使供电电路的驱动继电器闭合，从而为MPU板、COM板、GATE板通电。
4联锁主机系统内部通信
MSI通信采取双线传输。一线传输0.1ms帧同步脉冲(周期0.1ms，占空比的50%方波)，同时作为心跳信号;另一线传输帧数据，每bit数据占据10个25MHz时钟节拍，0.1ms周期内可发送的极限数据量为250bit，MSI通信的最大通信速率为2.5Mbps。考虑到链路负载，设计方案采取每周期传输数据量202bit。
HDLC通信用于系统内部MPU板、GATE板、COM板之间的数据交换。系统HDLC通信采用点对点、主从可配置方式。HDLC通信使用MPC8323自带4个SCC和1个FCC端口实现，通信速率可达到10Mbps。MPC8323E是集成QUICCEngine1.0通信协处理器，该协处理器支持ATM、网络、TDM和HDLC通信协议，带5个UCCs接口，UCCs可以实现动态配置。每个HDLC帧尾由CPU硬件自动加入16位CRC校验。MPU板把5个UCCs全部配置为HDLC通信协议模式，传输过程中为了保证传输的可靠性采用差分422电平传输，电平驱动转换芯片采用DS26LV32AT接收器，DS26LV31T发送器。
在系统设计中裁剪VME总线通信方式为主从式通信，从设备不需发起总线请求，只能等待外部主设备来读写，故去除了部分不必要的信号控制线。从设备将数据存入对应的寄存器中，外部设备通过总线可读取这些寄存器。每套总线有16bit地址线、8bit数据线加上一些控制信号组合，数据传输率大于1MB/S。裁剪VME总线是TTL电平的异步通信;支持对数据的读写、修改功能，且支持总线传送错误检测功能。
5联锁主机系统同步原理
3块MPU板构成三取二逻辑结构，采集/驱动外部继电器的动作应保证同时性。3块MPU板同时产生5ms同步脉冲，确保3块MPU板的5ms脉冲同频同相，相差小于12us;发送5ms脉冲时附带的时间戳信息保持同步。
系统同步的实现依靠2块VSC板产生同步信号，通过MSI链路发送至各个MPU板，各个MPU板跟随VSC同步信号，校正本地中断计数器，从而保证动作同步。2块VSC板维持一主一备机制，确保可以向MPU板提供可用的同步脉冲，必要时发生主备切换，该切换为无扰切换且切换时间不超过1ms。
6系统安全工作方式
系统采用硬件同步，软件表决的工作方式。在每个同步周期内(同步周期可根据需要适当配置)，MPU按输入、应用处理、输出的次序进行工作。
(1)首先，DI板采用固有安全采集电路采集外部继电器状态，并将采集结果通过3路独立的裁剪VME总线传送给3路独立的MPU板(如果是GATE板采集，则由GATE板转发给MPU板)。3路(或2路)独立的MPU板将采集来的DI结果通过MPU间的HDLC通信通道互相传送，进行输入数据的3取2表决(或2取2比较)，其表决结果也可用于通信的错误检测。同时，MPU板通过HDLC通信通道接收从COM板转发过来的外部报文。COM板对外部报文的处理是采用冗余的工作方式。
(2)其次，MPU板应用程序(ATP应用软件或联锁应用软件)在规定的时间内完成逻辑处理，并在规定的时间内将应用逻辑处理的结果通过HDLC通信通道传送给其余的MPU板，3个(或2个)MPU板将收集到的MPU板处理结果进行3取2比较表决(或2取2比较)。
(3)最后，在规定的时间内将表决的结果，一方面通过VME总线传送给DO板，另一方面通过COM板传送给外部系统。每个DO板同时接收到3路VME总线传来的表决结果，并通过FPGA(表决后)利用固有安全的驱动电路，驱动外部继电器。同时，利用对驱动结果的反馈控制，如果驱动结果错误并有导向危险侧的趋势，DO板将切断驱动电路工作电源。